一文看懂CMOS反相器原理

1. 直觀綜述

反相器是所有數字設計的核心。靜態CMOS反相器具有以下重要特性:

①輸出高電平為VDD,輸出低電平為GND;

②屬於無比邏輯,功能不受晶體管相對尺寸影響;

③具有低輸出阻抗,輸入電阻極高;

④理論上具有無窮大扇出,單個反相器可以驅動無窮多個門,增加扇出會增加傳播延時,動態特性會變差,但不會影響穩態特性;

⑤在穩態工作情況下,電源線和地線之間沒有直接通路,沒有電流存在,意味著理論上沒有靜態功耗。

如下圖是一個靜態CMOS反相器的電路圖,由一個上拉的PMOS器件和一個下拉的NMOS器件組成。通過使用MOS管的開關模型,可以將其等效成右邊所示的反相器開關模型。

當Vin=VDD時,下拉NMOS器件開始工作,PMOS器件斷開,將存儲在負載電容CL上的電壓放電至0V。當Vin=0V時,上拉PMOS器件開始工作,NMOS器件斷開,向負載電容CL充電至VDD。

我們為什麼要使用NMOS器件作為下拉器件,PMOS器件作為上拉器件呢?主要原因是PMOS器件是強1器件,而NMOS器件是強0器件。

如下圖所示,使用NMOS器件放電時可以將存儲在負載電容CL上的電壓放電至0V,而使用PMOS器件隻能放電至|VTp|。同樣,使用PMOS器件充電時,可以向負載電容CL充電至VDD,而使用NMOS器件隻能充電至VDD-VTn。

2. 靜態特性

我們可以通過公式進行關系轉換,將PMOS器件的I-V特性曲線轉換到與NMOS器件相同的坐標系中。

然後利用圖解法迭加NMOS和PMOS器件I-V特性曲線,便得到瞭如下圖所示的負載曲線,圖中紅線代表PMOS器件,藍線代表NMOS器件。

由於任何一個DC工作點成立,通過NMOS和PMOS器件的電流必須是相等的,再加上Vin是同樣的,便可以找到圖中的這些圓點,將這些圓點處的Vin和Vout整理出來,這樣就得到瞭下圖所示的反相器電壓傳輸特性曲線。

電壓傳輸特性曲線中有一個VM點,它便是開關閾值,一般定義為Vin=Vout的點。圖解法求VM是找出y=x函數與電壓傳輸特性曲線的交點。

公式法是使用手工分析的通用MOS模型,代入Vin=VM。假設兩個器件處於速度飽和,忽略溝道長度調制效應,於是有

反相器在VM處的增益可以通過對Vin求導得到。假設兩個器件處於速度飽和,不能忽略溝道長度調制效應。

在開關閾值附近對Vin求導,並求解:

噪聲容限是指在前一級輸出為最壞的情況下,為保證後一級正常工作,所允許的最大噪聲幅度。

其中NMH指的是高電平噪聲容限,NML指的是低電平噪聲容限。VIL、VIH可以在VTC中求增益等於-1的工作點得到。

3. 動態特性

傳播延時表示一個信號通過一個門時所經歷的時間,定義為輸入和輸出波形的50%翻轉點之間的時間。

我們將充電過程的開關模型轉換成一階RC網絡,列出電壓關系:

同理,我們可以求出放電過程的傳播延時tpHL:

接下來我們看一下等效電阻的計算方法,計算通過NMOS晶體管放電時的等效電阻:

將等效電阻公式代入傳播延時公式中,忽略溝道調制:

下圖是CMOS反相器傳播延時與電源電壓的關系,我們可以觀察到當VDD»Vtn+VDSATn/2時,延時對於電源電壓的變化較不敏感;當VDD接近2VT時將看到延時開始迅速增長。

通過以上討論,我們可以采取以下措施來減小傳播延時:

① 減小負載電容CL:包括三部分電容:門本身的內部擴散電容,互連線電容和扇出電容;

② 增加晶體管寬長比:會減小門的等效電阻,但增加晶體管尺寸也會增加本身的擴散電容,因而增加瞭CL,當增加的擴散電容開始超過由連線和扇出形成外部負載,增加門的尺寸就不再對延時有貢獻,這也被叫做自載效應;

③ 提高VDD:會增加功耗,並且當增加的電壓超過一定程度後改善非常有限。

4. 功耗

CMOS反相器的總功耗分為動態功耗和靜態功耗,我們首先看一下動態功耗。動態功耗主要有兩種,由充放電電容引起的動態功耗和由直接通路電流引起的動態功耗。充放電電容引起的動態功耗大致過程是在充電過程中,一半能量被PMOS管消耗,一半能量存儲在CL負載電容中;放電過程中,存儲在電容上的能量被NMOS管消耗。

f0→1:稱為開關活動性,是消耗能量的翻轉頻率,也就是每秒通斷次數

另一種動態功耗是由於輸入波形存在上升和下降時間,導致在開關過程中從VDD到GND之間在短期內出現一條直流通路,造成短路電流。

每個開關周期消耗的能量:

由直接通路電流引起的動態功耗:

接下來,我們分析一下峰值電流Ipeak

• 當負載很大,輸出的下降時間明顯比輸入上升時間大,輸入在輸出改變之前就已經通過瞭過渡區,PMOS的源漏電壓近似為0,P管就基本關斷瞭,所以Ipeak很小

• 反之,當負載很小,輸出下降時間明顯小於輸入上升時間,PMOS的VDS大部分時間等於VDD,所以導致瞭最大的短路電流

我們得到的結論是:使輸出的下降時間大於輸入上升時間可以減小短路功耗,但輸出的上升/下降時間太大會降低電路速度,並在扇出門中引起短路電流。換句話說,當負載電容比較小時,直接通路電流引起的動態功耗將占主導,而當負載電容較大時,充放電負載電容引起的動態功耗將占主導。

靜態功耗一般由源(或漏)與襯底之間的反偏二極管漏電和亞閾值漏電構成:

①源(或漏)與襯底之間的反偏二極管漏電

通常情況下非常小,該部分漏電是由熱產生的載流子引起的,該數值隨結溫而增加,並且呈指數關系。

②亞閾值漏電

VGS接近閾值電壓時會有源漏電流,在深亞微米工藝下,電源電壓降低導致這一電流越發顯著。

靜態功耗計算公式為:

Istat:指在沒有開關活動存在時在電源兩條軌線之間流動的電流。

CMOS反相器的總功耗為:

應當指出的是在典型的CMOS電路中由充放電電容引起的動態功耗占主導地位,直接通路電流引起的功耗可以通過設計控制在限定范圍內,而漏電造成的靜態功耗在未來的工藝制程下會占據更大比重。

赞(0)